<Home> → <weekly making now!> → <weekly making now! (00.11.07)>
[Pentium 4 関連] (01.08.18) で最新の関連記事を纏めています。
Pentium 4 は PentiumPro 以降行われていなかったマイクロコアの大変更になります。今のところ Pentium 4 の正式発表が行われていないので仕様書も公開されていないのですが、色々ニュースサイトを漁って調査してみました。
でも、情報元はすべて Intel だから皆言っていることは結局同じなんだよね。
Pentium III のアーキテクチャーではどうも 1GHz に壁があるらしく、Pentium 4 ではそれらを解消するために内部のアーキテクチャーを弄っている。記事を読んだ感じでは Pentium III と 4 で同クロックの場合だと大して差が無いのが実情らしい。
ちなみに L1 Cache size が 16KB(Pentium III)→8KB (Pentium 4)に変更になっている。これも高クロック対策なのだろうか。
当然、今までの Pentium III 等の chipset との互換性は無いわけで、Pentium 4 に対応した新しい chipset が必要になりますが今のところ、足踏み状態。
cpu - chipset 間のバスを拡張することで速度が Pentium III と比べて 3 倍(133MHz → 400MHz)に達し、データ転送速度が 3.2GB/sec になったとのこと。このバスに似合ったメモリ速度が出せればパフォーマンスが上がるかもしれない。
ちなみに Pentium III は 2800 万個だそうな。
下記の技術の総称らしい。
ネーミングが既にインターネットにあやかっている所がヨワヨワしいね。
MMX に浮動小数点データが使えるようにしたのが SSE。その SSE に新たに 144 の命令を拡張したのが SSE2。SSE のお陰で処理がとっても早くなったという話はあまり聞かない。
パイプラインが 10ステージ (Pentium III) から 20 ステージに増える。これはかなり効果がありそうだが、命令当たりのデコードも増えている(長いパイプライン)のでどっこいどっこいかも。
分岐予測の機能を向上させる仕組み。正直、今までの分岐予測との違いはよく分からなかった。パイプラインが長くなったんでアルゴリズムを改良してみた、という感じ。当然、パイプラインが長くなった分だけ分岐予測は難しくなる。
実行命令をデコードした物をキャッシュすることで、デコード中の待ち時間を減らすようにした処理。
特定の処理を 2 個のALU を使用して処理することで加減算が最大 2 倍になる可能性があるとのこと。うさんくさい。
当面、Pentium 4 は「限定量しか出荷されず、その役割は市場のハイエンドに限定される見通し」とのこと。
イマイチ、Pentium III Xeon と同じく盛り上がりに欠けるようです。原因としてはやはり対応したチップセットが供給されていない(供給不足)であることと、値段が比較的高価(1.5GB で $1150-)であることが問題でしょう。やっぱり私は Rambus という悪女から身を引いた方が良いような気がするのですが。。。