CPU/cache

CPU cache †

関連情報 †

用語 †

• en.wikipedia:CPU cache
• en.wikipedia:Cache

インタビュー記事 †

• インテルの次世代チップについて--「Pentium M」開発責任者に訊く (CNET Japan, 06.03.20)
  Yonah の L2 cache 共有は、シングルスレッドを活用している状態に於いて L2 cache をほぼ独占できる関係上、独立 L2 cache よりパフォーマンスは 10-20% 上がるとしています。確かに note 要因だと複数のプロセスが常に高い使用率になることは有り得ない話です。10% のパフォーマンスアップは眉唾ですが。

特集記事 †

MYCOM PC WEB の「コンピュータアーキテクチャの話」 †

• 第21回 キャッシュの構造や働き(応用編) - IDF Fall 2005に見るIntelの新プロセサのキャッシュ(2) (MYCOM PC WEB)
  Merom / Conroe / Woodcrest についての話題。
• 第20回 キャッシュの構造や働き(応用編) - IDF Fall 2005に見るIntelの新プロセサのキャッシュ
  近年の電力消費削減と cache の関わりについて。
  90nm 世代以降の世代ではリーク電流による電力消費が問題となっていて、その解決方法として Intel は使っていない cache を無効にすることで解決した、と言う話。後、Enhanced Deeper Sleep と Dynamic Smart Cache Sizing の話も少し。
  
• 第19回 キャッシュの構造や働き(応用編) - 各キャッシュ階層に何を入れるか?
  Inclusion Cache と Victim Cache について。
  多層化された cache の場合、cache の更新の仕方によって違いがある。興味深い所で C7 が Power と同じ Victim Cache を採用している理由で、L1 と L2 のサイズに差がないことを挙げていました。なるほどね。
• 第18回 キャッシュの構造や働き(応用編) - どのキャッシュに何を書き込むか? 各種のキャッシュ構造
  cache の構成について。
  近年の L1 cache がデータと命令に分かれている理由としてデータと命令のデータが置かれている場所が近場にあることが多いことより、分かれていた方が効率的であるとしています。逆に L2 や L3 では分かれていない理由として、ヒット率の向上を挙げています。
  後、Write Through と Write Back の効率についても。昔、Cyrix の CPU で色々制御した記憶有り。結局私の環境ではトータルパフォーマンスが高く、謎のデータ化けが生じない理由で Write Through を選択していたような。
• 第17回 キャッシュの構造や働き(応用編) - 設計上のトレードオフ
• 第16回 キャッシュの構造や働き(応用編) - プロセサ性能の見積もり
• 第15回 キャッシュの構造や働き(上級編) - キャッシュ間の通信(ブロードキャストとスヌーピング)
• 第14回 キャッシュの構造や働き(上級編) - MOESIプロトコル
• 第13回 キャッシュの構造や働き(上級編) - キャッシュコヒーレンシ
• 第12回 キャッシュの構造や働き(上級編) - メモリエーリアス
• 第11回 キャッシュの構造や働き(上級編) - TLB
• 第10回 キャッシュの構造や働き(上級編) - メモリはどう管理されるのか
• 第9回 キャッシュの構造や働き(上級編) - データの局所性とプリフェッチ
• 第8回 キャッシュの構造(基礎編) - セットアソシアティブキャッシュとLRU
• 第7回 キャッシュの構造(基礎編) - フルアソシアティブ方式とダイレクトマップ方式
• 第6回 キャッシュの構造(基礎編) - どういう単位でキャッシュに入れるのか?